GESP 二级 · GESP202609 C++ 二级 第 2 题

计算机 CPU 中的高速缓冲存储器（Cache）主要为提升系统性能而设计。下列关于 Cache 的说法中正确的是 （　　）。

看到 Cache 题先想 CPU 与内存之间的速度瓶颈，回忆"局部性原理"——程序访问的数据往往集中在少数区域，所以用一块比主存快得多但小得多的 SRAM 暂存这部分数据，就能大幅减少 CPU 等待时间。四个选项分别对应容量对比、用途、易失性、速度对比，逐个核对即可。

A 项把"快"与"大"混在一起，实际 Cache 容量远小于主存；C 项偷换概念，Cache 是 SRAM 做的，断电必丢数据；D 项颠倒层次，寄存器是 CPU 内部最快的存储单元，Cache 在寄存器之后。这些陷阱都是利用考生对存储器层次结构记忆模糊或张冠李戴造成的。

1. 考纲定位

本题考查《GESP 考试大纲》二级中"计算机组成"模块的存储器层次结构知识。命题人放这道题，就是要卡住大多数考生对 Cache 基本属性的混淆——他们知道 Cache 快，但往往误以为它也大，或者把易失性记反，把层次次序搞错。

2. 解题思维

看到四个选项，先明确 CPU 与主存之间确实存在速度瓶颈，而 Cache 正是为缓解这一瓶颈设计的。关键观察是 Cache 在存储器层次中的位置：寄存器最快，Cache 次之，主存再慢，硬盘最慢。据此逐一检验：

• A 说容量比主存大，违背事实。Cache 用 SRAM 实现，成本贵、面积占得多，只能做小容量，典型 L1 仅几十到几百 KB，而主存是 GB 级。
• B 说暂存 CPU 频繁访问的数据，这正是局部性原理的应用，正确。
• C 说断电不丢失，错误。Cache 是易失性存储器，断电即清空。
• D 说比寄存器还快，错误。寄存器在 CPU 内部，访问零延迟，Cache 虽快，仍需总线传输。